Cómo mantener la batería de iones de litio eléctrica

Las aplicaciones de las baterías de iones de litio se han integrado en nuestras vidas. Podemos tener motocicletas eléctricas, herramientas eléctricas portátiles y vehículos híbridos enchufables. Siempre que se trate de electricidad, habrá baterías de iones de litio. El hecho de que los paquetes de baterías de iones de litio diseñen circuitos de protección para estas baterías nunca ha sido más importante.

El FET de energía es una característica de seguridad clave en el Sistema de administración de baterías (BMS) cuyo propósito principal es aislar el paquete de baterías de la carga o el cargador en condiciones anormales. Este artículo discutirá cómo se aplica el bloque y cómo se aplica al FET de potencia para garantizar el funcionamiento seguro del paquete de baterías de Li-Ion.

El bloque de funciones de alimentación FET no parece complicado: encienda el FET cuando el cargador o la carga estén conectados; apague el FET cuando ocurra un error. Para funcionar correctamente como un FET de potencia, los ingenieros de diseño deben comprender las condiciones de carga, los límites del paquete de baterías y los circuitos de bloqueo de funciones.

En los sistemas de gestión de baterías, los FET de potencia se controlan mediante comparaciones de voltaje de celda, corriente de batería, temperatura, carga y monitores de carga. Los bloques de funciones se construyen de tres formas en el sistema: (1) a través de componentes discretos, lo que requiere espacio adicional en la placa, y el ingeniero de diseño necesita una comprensión profunda de cada subbloque. (2) Integre la potencia FETIC de la mayoría de los bloques de subfunción y utilícela como un IC complementario para monitores / ecualizadores multinúcleo. Los Power FETIC son muy útiles en aplicaciones de alto número de células ("16 células"), como granjas solares y redes inteligentes. (3) Bloques de función Power FET en BMSIC totalmente integrados como ISL94202, ISL94203 e ISL94208. Las funciones de estos tres esquemas son aproximadamente las mismas. Este artículo explica las funciones intrínsecas de cada subbloque y las consideraciones de diseño para diferentes aplicaciones.

Considere la configuración del circuito de la Figura 1. El sistema es una configuración de FET en serie del lado alto conectado al motor. El estado de encendido del FET de energía depende del voltaje de la celda del paquete de baterías, las corrientes de carga y descarga, la temperatura y el estado de los pines del monitor. Cualquier falla reportada por el subbloque hará que uno o ambos FET se apaguen.

Detección de Vcell

La detección de celdas V, que no considera el equilibrio de celdas, es una medida de voltaje que se usa para monitorear sobrevoltaje, bajo voltaje y condiciones de celda abierta. La condición de bajo voltaje es importante para detectar la condición sin carga del paquete de baterías para evitar que la celda se escape de la región activa de voltaje (acTIveregion). El área activa de la batería de iones de litio es de 2,5 V a 4,2 V. El área activa de la batería de polímero de litio es de 2,5 V a 3,6 V. Dependiendo de la química y el diseño, el voltaje límite de la celda determina los límites de la celda de carga completa y sin carga. No exceda el límite de voltaje superior al cargar la batería. De lo contrario, la batería podría dañarse. La mayoría de los BMSIC monitorean continuamente las condiciones de sobrevoltaje y bajo voltaje, independientemente del estado de carga de la batería.

Después de medir todas las celdas del paquete de baterías, es útil informar la diferencia de voltaje total entre la celda más fuerte y la celda más débil. Las grandes diferencias de voltaje del paquete de baterías pueden identificar eventos de celda abierta o línea abierta. La mayoría de los sistemas tienen una prueba de línea abierta para garantizar que el sistema de medición esté conectado a las celdas con cables. La prueba de línea abierta no es tan frecuente como la medición del voltaje de la celda, y el resultado del cálculo de la diferencia de voltaje de la celda se puede utilizar como una advertencia temprana de falla del sistema.

Un evento de celda abierta es un circuito abierto interno o un daño en la conexión externa. La ocurrencia de un incidente puede ser lenta o repentina. Las posibles causas de los eventos de celda abierta son el envejecimiento, la mala calidad de fabricación de las celdas o el funcionamiento a largo plazo en entornos hostiles. El daño de la conexión externa generalmente se debe a una construcción deficiente del paquete de baterías.

Cuando el paquete de baterías está conectado a la carga, se genera una gran cantidad de corriente de entrada y puede ocurrir una falsa alarma de la diferencia máxima de voltaje de la celda. La corriente de entrada que se multiplica debido al desajuste de impedancia de la celda puede causar un desajuste grave en el voltaje de la celda. Algunos chips tienen un retraso en la notificación de eventos, mientras que otros no.

Detección de corriente

La mayoría de los sistemas de batería utilizados para medir la corriente tienen tres comparadores de corriente: cortocircuito de descarga (DSC), descarga sobre corriente (DOC) y carga sobre corriente (COC). Cada comparador genera un retraso que permite que la corriente sea mayor que el límite durante un período de tiempo antes de tomar medidas.

La carga está menos controlada que el cargador, por lo que se requiere una detección rápida de descarga de corriente para apagar el FET de alimentación y evitar daños a la batería o al propio FET de alimentación. Cuando ocurre un evento de DSC, el FET de energía a menudo se apaga durante decenas a cientos de milisegundos. El retardo de DSC consiste en el retardo de tiempo y el tiempo necesario para que se apague el FET de alimentación. El FET de energía se apaga cuando la puerta y la fuente están conectadas por una resistencia de aislamiento. La resistencia y el condensador de la puerta forman el circuito RC y determinan el tiempo de apagado del FET.

Hay muchos factores a considerar al configurar el tiempo de retardo total de apagado de DSC. El tiempo de apagado del DSC se determina por el tiempo que la batería y el circuito están dañados, en comparación con el tiempo que se permite que pase la corriente de entrada cuando la carga está activada o conectada. El tiempo de apagado del DSC debe equilibrarse con el tiempo de apagado del FET. La velocidad de apagado excesiva del FET puede causar grandes transitorios de voltaje en los pines de medición de la celda. El pin más cercano al FET de potencia es más susceptible a grandes transitorios de voltaje. Estos eventos transitorios son la energía inductiva almacenada en la traza entre el FET de potencia y la batería, que es el resultado de ninguna divergencia cuando el paquete de baterías se desconecta repentinamente de la carga. La energía del inductor es divergente a la carga abierta hasta que el voltaje aumenta lo suficiente como para activar el diodo ESD del circuito conectado. Si la energía es suficiente, el componente estará sujeto a una tensión eléctrica excesiva. La cantidad de energía almacenada en la traza es el producto de la inductancia de la traza y la corriente que fluye hacia la carga. La energía almacenada en la traza es la mayor en condiciones de cortocircuito de descarga. El filtrado en el pin de voltaje de la celda ayuda a reducir la probabilidad de eventos EOS. En la práctica, la traza debe ser lo más corta posible y lo más amplia posible. El tamaño y la longitud del cable entre la carga y el FET de potencia también deben elegirse cuidadosamente. Este es otro factor que puede causar eventos transitorios de alto voltaje.

El aumento del valor de la resistencia de aislamiento entre la puerta FET y el pin de control FET reduce la magnitud del voltaje transitorio al extender el tiempo de apagado del FET. Al mismo tiempo, esto extiende el tiempo de activación del FET de potencia por la constante de tiempo RC que involucra la capacitancia del FET. Tenga en cuenta que hay resistencias de aislamiento en ambos casos.

Una velocidad de apagado del FET de energía que es demasiado lenta puede causar que el FET de energía se dañe o se apague. Como se muestra en la Figura 2, la mayoría de las hojas de datos de productos de FET de potencia proporcionan un gráfico de la relación entre la corriente de FET y el VDS y la duración. Considere un paquete de baterías de 20 V con una corriente de cortocircuito de 100 A. La siguiente figura muestra que el FET puede permanecer funcionando durante 1 milisegundo en esta condición.

En la práctica, el límite de DSC generalmente se equilibra con la duración de la corriente de entrada. La corriente de irrupción puede ser tan grande como 100 veces o más que la corriente de funcionamiento. La Figura 3 muestra un ejemplo de un evento transitorio de corriente de irrupción con un pico de corriente de irrupción de 270A y un consumo de corriente de funcionamiento de 8A. Si se permite que la corriente de irrupción atraviese el límite DSC, el FET cambiará entre los estados de encendido y apagado.

El límite de descarga por sobrecorriente y la demora son los límites secundarios que identifican la carga o el sistema dañado (aún en funcionamiento después del daño) o la carga incorrecta está conectada al paquete de baterías. Las condiciones de DOC existen mucho más tiempo y requieren menos factores a considerar que DSC.

El límite de carga por encima de la corriente evita que la batería se sobrecargue y cargue el paquete de baterías con el cargador incorrecto. El retardo COC permite que la carga no regulada fluya a la batería en poco tiempo. La figura 5 muestra la curva de carga de un scooter. El motor carga la batería cuando la corriente es negativa. La corriente regenerativa del motor puede ser significativamente mayor que la corriente de carga. La configuración del límite de COC está cerca de la corriente del cargador para evitar cargar la batería con el cargador incorrecto. La mayoría de las corrientes regenerativas tienen una duración corta. En la Fig. 5, la corriente regenerativa registrada después de 250 segundos es el caso cuando la motocicleta va cuesta abajo. La corriente regenerativa de aproximadamente 280 segundos es el caso en el que la motocicleta se detiene por inercia. La corriente de carga de este paquete de baterías es 2A.

El ajuste de la corriente de carga implica muchos factores. El factor principal es la aceptación de carga de la propia celda. Otros factores incluyen el tiempo de carga, el calentamiento de la celda y el envejecimiento de la batería.

Control de temperatura

La razón principal para detectar la temperatura de la celda es asegurarse de que la batería no alcance el fugitivo térmico. Las condiciones que pueden causar una fuga térmica son la sobrecarga de la celda, un cortocircuito al paquete de baterías o un cortocircuito interno de la propia celda. Algunas baterías químicas son relativamente susceptibles a la fuga térmica.

Además de la detección térmica de fugas, la detección térmica también se utiliza en la práctica para determinar si la batería se está cargando o descargando de forma segura. La mayoría de las baterías de litio proporcionan un rango de temperatura de carga / descarga recomendado. En aplicaciones como computadoras portátiles, puede ser deseable cargar en la única zona de temperatura de descarga permitida. JEITA es un estándar de carga de baterías de litio. El estándar aboga por reducir la corriente de carga en una zona de temperatura donde la celda no es muy estable o es menos capaz de aceptar la carga.

Para los BMSIC independientes, es importante comprender los bloques funcionales y los FET de potencia que realizan sus actividades en el área de trabajo. Algunos circuitos integrados permiten la carga cuando tanto el FET de carga (CFET) como el FET de descarga (DFET) están activados. Otros circuitos integrados apagan el CFET. El CFET nunca debe apagarse en una configuración de FET de potencia en serie cuando el perfil de temperatura de la celda solo permite que funcione la región de descarga. Hacer funcionar la carga mientras el CFET está apagado permite que la corriente pase a través del diodo del cuerpo del CFET. Esto aumenta la disipación de potencia del FET, lo que hace que aumente la temperatura del FET. Si no se toman medidas para eliminar el calor generado por el FET, como mediante un diseño de circuito o el uso de un disipador de calor, los componentes pueden dañarse. El apagado de CFET cuando se opera en una configuración en serie también reduce el consumo de energía de la carga que puede afectar el rendimiento de la aplicación.

La mayoría de los paquetes de baterías pequeños y medianos utilizan dos termistores para controlar la temperatura. Uno de los termistores está ubicado en el centro del paquete de baterías, y la temperatura aquí es más alta debido al aislamiento de las celdas de la batería. Estas células envejecen más rápido debido a las temperaturas de funcionamiento más altas. El segundo termistor está ubicado fuera del paquete de baterías y se usa principalmente para medir la temperatura ambiente. La detección de temperatura adecuada evita que la batería se escape térmicamente y garantiza que se pueda cargar o descargar de forma segura.

La página contiene el contenido de la traducción automática.